计算机组成原理（二）

type

status

date

slug

summary

4 输入输出系统

4.1 I/O系统概述

键盘——I/O接口的数据寄存器——数据总线——CPU某寄存器——主存

4.2 I/O设备与主机联系方式

I/O设备编址方式

统一编址：将I/O设备和存储器放在一起编址

不统一（单独）编址：I/O和存储器分开编址

传送方式

联络方式

4.3 I/O设备与主机信息传送的控制方式

程序查询方式

程序查询方式是由CPU通过程序不断查询I/O设备是否已做好准备，从而控制I/O设备与主机交换信息。

在数据准备的过程当中，CPU一直处于“原地踏步”状态，效率非常的低。

程序中断方式

CPU和I/O部分的并行工作，CPU不需要主动查询外设的状态

执行步骤

收到中断请求信号

执行完第K条指令后保存

跳转到中断服务程序

执行中断服务程序

DMA方式

DMA方式可以进一步把CPU从数据输入和输出工作中解放出来

4.4 中断

中断服务程序的流程

保护现场：保存程序断点，保存寄存器内容
中断服务：对于不同的中断源执行具体的中断服务
恢复现场：将主存中或者栈中寄存器内容送到寄存器中恢复程序之前的状态
中断返回：中断返回指令，返回到原程序执行处

单重中断和多重中断

单重中断：中断服务过程中不允许响应其他中断
多重中断：中断服务过程中可以响应更高优先级的中断

中断判优：当某一时刻有多个中断源提出中断请求时，中断系统必须按其优先顺序予以响应

4.5 DMA方式

DMA与主存交换数据的三种方式

停止CPU访问主存

周期挪用（周期窃取）

DMA与CPU的交替访问

不需要申请建立和归还总线的使用权

DMA工作过程

5 中央处理器（CPU）

1 CPU的功能和基本架构

中央处理器（CPU）由运算器和控制器组成，其中，

控制器的功能是负责协调并控制计算机各部件执行程序的指令序列，包括取指令、分析指令和执行指令；

运算器的功能是对数据进行加工

具体功能

基本结构

运算器

运算器接收从控制器送来的命令并执行相应的动作，对数据进行加工和处理；
运算器是计算机对数据进行加工处理的中心，它主要由算数逻辑单元（ALU）、暂存寄存器、累加寄存器（ACC）、通用寄存器组、程序状态字寄存器（PSW）、移位器、计数器（CT）等组成

……

控制器

程序计数器：用于指出下一条指令在主存中的存放地址。CPU根据PC的内容去主存中取指令。因程序中指令（通常）是顺序执行的，所以PC有自增功能。
指令寄存器：用于保存当前正在执行的那条指令。
指令译码器：仅对操作码字段进行译码，向控制器提供特定的操作信号。
MAR（存储器地址寄存器）
MDR（存储器数据存储器）
时序系统：用于产生各种时序信号，它们都由统一时钟（CLOCK）分频得到。
微操作信号发生器

2 指令执行过程

指令周期

CPU从主存中取出并执行一条指令的时间称为指令周期，不同指令的指令周期可能不同。

4个工作周期都有CPU访存操作，只是访存的目的不同

取指周期：取指令

间址周期：取有效地址

执行周期：取操作数

中断周期：保程序断点

指令周期的数据流

取指周期

间址周期

执行周期

中断周期

3 数据通路的基本结构

CPU内部单总线方式

CPU内部三总线方式

三总线分别为：数据、地址、控制

专用数据通路方式

4 指令流水线

流水线方式的特点

缩短程序的执行时间